English

CIn - Centro de Informática UFPE




Eventos Relacionados

Defesa de Dissertação de Mestrado Nº1.715: "Um Módulo de Hardware de Tempo Real de Correspondência Semi Global para um Sistema de Visão Estéreo"

O aluno Lucas Fernando da Silva Cambuim irá defender sua pesquisa no dia 31 de julho, às 10h, na Sala D222 Início: 31/07/2017 às 10:00 Término: 31/07/2017 às 12:00 Local: Sala D222

Pós-Graduação em Ciência da Computação – UFPE
Defesa de Dissertação de Mestrado Nº 1.715

Aluno: Lucas Fernando da Silva Cambuim
Orientadora: Profa. Edna Natividade da Silva Barros
Título: Um Módulo de Hardware de Tempo Real de Correspondência Semi Global para um Sistema de Visão Estéreo
Data: 31/07/2017
Hora/Local: 10h – Centro de Informática – Sala D222
Banca Examinadora:
Prof. Manoel Eusebio de Lima(UFPE / CIn)
Prof. Elmar Uwe Kurt Melcher

Prof. Marcus Vinicius Duarte dos Santos (IFPE/Campus Caruaru)


RESUMO:

Sistemas de correspondência estéreo que geram mapas de disparidade densos, precisos, robustos e em tempo real são bastante atraentes para uma variedade de aplicações tais como reconstrução de imagem 3D, segmentação e navegação autônoma (ex: veículos autônomos). A maioria das abordagens que atendem satisfatoriamente a todas as características mencionadas são baseadas na técnica de Semi Global Matching (SGM). Esta técnica, que está entre as melhores técnicas atuais, pode ser combinada com diferentes tipos de métricas de similaridades locais e suporta de forma robusta os vários desafios presentes no sistema de câmeras estéreo tais como ruídos, baixa textura e oclusões. A ótima qualidade da técnica SGM deve-se ao fato de que este algoritmo realiza uma otimização ao longo de toda a imagem, propagando custos menores a partir de vários caminhos unidimensionais independentes através da imagem. Contudo, o acesso irregular aos dados, a grande quantidade de operações computacionais e altas larguras de banda para armazenar os resultados intermediários impõe desafios para implementação paralela da técnica SGM em plataformas Field Programmable Gate Array (FPGAs). Desta forma, na busca por resolver tais desafios, este trabalho propõe uma arquitetura escalável em hardware baseado em array sistólico, totalmente pipeline. A arquitetura é baseada em uma combinação de paralelismo em vários níveis tais como no processamento das  linhas de imagem (processamento em duas dimensões) e disparidade. Para a implementação da técnica SGM foi proposto a sua combinação com o filtro de gradiente sobel como uma etapa de pré-processamento e diferenças absoluta como um método de similaridade local. Esta combinação mostrou-se uma abordagem robusta tanto para imagens de alta qualidade disponíveis no banco de imagens Middlebury (22.7% de pixels errados)  como para imagens de baixa qualidade fornecido pelo sistema de câmeras construído no nosso grupo de pesquisa. Além disso, também foi desenvolvido a etapa de checagem L/R em hardware, que permitiu detectar regiões ruidosas e regiões de oclusão. Todo este sistema de correspondência estéreo foi implementado, simulado e validado na plataforma FPGA Cyclone IV gerando mapas de imagens de disparidade em resolução HD (1024x768 pixel), com range de 128 níveis de disparidades e usando 4 direções de caminhos para o método SGM. Com essa configuração obteve-se uma frequência de operação de 100Mhz, fornecendo imagens em uma taxa de 127 frames por segundo, utilizando 70% de seu recurso em elementos lógicos para processamento e 63% de memória para armazenamento de dados intermediários. Além disso, esta abordagem de correspondência estéreo foi validada em um contexto real de um sistema estéreo completo no qual foi montado um sistema de câmeras estéreo e implementado as etapas de calibração, retificação. Para tal validação, foi utilizada a plataforma hardware/software DE2i-150 com as etapas de calibração e retificação implementadas em processador Central Processing Unit (CPU) e a arquitetura proposta do SGM implementado em FPGA e ambos os processamentos se comunicando através do barramento PCI-Express usando o framework RIFFA 2.2. Este sistema de visão estéreo completo permitiu obter frames de mapas de disparidade a uma taxa de 60 fps com resolução de 320x240 e com espaço de disparidade de 64 valores tendo um ganho de velocidade de 30x em relação a abordagem SGM oferecida pela biblioteca de código aberto de visão computacional OpenCV.

Palavras-chave: Correspondência Estéreo, Paralelismo, Pipeline, Alto Desempenho, FPGA
  • © Centro de Informática UFPE - Todos os direitos reservados
    Tel +55 81 2126.8430 - Cidade Universitária - 50740-560 - Recife/PE
Plano4 Consultoria Web